尹旭4gSY0A

积分:-30
上传文件:0
澳门威尼斯人官网次数:30
注册日期:2019-06-23 16:42:24

上传列表

近期澳门威尼斯人官网
Canny.rar - 首先利用C实现了一个图像边缘提取的算法,然后利用vivado高层次综合,将其综合为verilog代码。
image-scaling--based-on-the-verilog.rar - 压缩文件中包含丰富的图像缩放算法,都通过Verilog语言编写的,并包含相应的pdf文件。
top1.rar - verilog可综合的图像旋转模块和testbench
scaler_verilog.zip - verilog编写实现的图像缩放源代码,采用双线性差值方法实现
N-bits-by-M-bits.zip - 这是一个verilog代码实现的常用乘法器。设计的是通用N比特乘M比特的二进制乘法器
2048Mb_ddr3.rar - 美光DDR3存储器模型,用verilog语言编写,通用模型
VGA800.zip - 本代码用verilog语言,配合quartus里自带的fifo来简单实现vga显示屏的操作,重点在于弄清楚时序。代码中被注释的部分也可以用于彩色条纹的测试。
lift_verilog.rar - 用verilog实现的电梯控制器,代码中有详细的注释说明,是学习rtl设计很好的资料
FPGA_verilog_code_sample.rar - FPGA实例代码及详细注释 ,word 格式,对初学者很有价值
median.rar - 用verilog编辑的中值滤波器!语言旁表有注释方便理解!
sorting_order.rar - verilog 冒泡法实现数据排序,内部先详细注释说明!
mult_piped_8x8.rar - 8位乘8位的流水线乘法器,采用Verilog hdl编写
add_tree_mult.rar - 8位加法树乘法器,实现两个8位二进制数相乘,采用verilog hdl
adder3.rar - 此源代码是基于Verilog语言的七人投票表决器 、2 个 8 位数相乘 、8 位二进制数的乘法 、同一循环的不同实现方式、使用了`include 语句的 16 位加法器 、条件编译、加法计数器中的进程、任务、测试、函数、用函数和 case语句描述的编码器、阶乘运算函数、测试程序 、顺序执行、并行执行,特别是七人投票表决器,这是我目前发现的最优的用硬件描述的源代码。
adder.rar - 此程序是用verilog语言编写的8位加法树乘法器,这种乘法器速度快,可以实现一个周期输出一个结果…
multiplier.rar - 8位乘8位的流水乘法器verilog实现
adder8_4.rar - 用Verilog HDL编写的8位加法器程序,加法器采用4级流水线的方式实现。
8-grade-4-pipeline-adder-Verilog.rar - 这是一个8位4级流水线的加法器的Verilog程序。
verilog_document.zip - 通过quartuss II实现128*128的32位的矩阵的乘法
waterline_adder.rar - 这是一个用Verilog编写的四级流水线加法器

收藏