澳门威尼斯人官网中心   分类   标签   上传   管理   VIP会员     帮助   留言
Pudn.com >  澳门威尼斯人官网中心  >  VHDL/FPGA/Verilog  >  mult_piped_8x8
mult_piped_8x8
8*8  Verilog 8乘法器  流水线 verilog  流水线乘法器  vhdl 8×8乘法器 
澳门威尼斯人官网(165) 赞(0) 踩(0) 评论(0) 收藏(0)
所属分类： VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
澳门威尼斯人官网次数：165
上传日期：2008-11-25 20:20:19
上 传 者： 一伴一伴
说明：  8位乘8位的流水线乘法器，采用Verilog hdl编写
(8 x 8-bit pipelined multiplier, used to prepare Verilog hdl)
文件列表：[ 举报垃圾]

近期澳门威尼斯人官网者：
相关文件：
评论： 我要评论
收藏者：

© 澳门威尼斯人官网 from 2004 | 联系站长 | 频道外包 | | |