add_tree_mult

所属分类VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:1KB
澳门威尼斯人官网次数:64
上传日期:2008-11-25 20:15:16
上 传 者一伴一伴
说明:  8位加法树乘法器,实现两个8位二进制数相乘,采用verilog hdl
(8-bit adder tree multiplier, the achievement of the two 8-bit binary number multiplied, using verilog hdl)

文件列表:[ 举报垃圾]


近期澳门威尼斯人官网者

相关文件

评论我要评论

收藏者