verilog_document

所属分类其他
开发工具:Verilog
文件大小:150KB
澳门威尼斯人官网次数:11
上传日期:2018-07-11 16:23:12
上 传 者胖子周二狗
说明:  通过quartuss II实现128*128的32位的矩阵的乘法
(Multiplication of 128*128 matrices)

文件列表:[ 举报垃圾]
simulation, 0 , 2018-06-06
simulation\modelsim, 0 , 2018-06-10
simulation\modelsim\128martix. sft, 359 , 2018-06-10
simulation\modelsim\128martix. vo, 61172 , 2018-06-10
simulation\modelsim\128martix_6_1200mv_0c_slow. vo, 61189 , 2018-06-10
simulation\modelsim\128martix_6_1200mv_0c_v_slow. sdo, 46433 , 2018-06-10
simulation\modelsim\128martix_6_1200mv_85c_slow. vo, 61190 , 2018-06-10
simulation\modelsim\128martix_6_1200mv_85c_v_slow. sdo, 46434 , 2018-06-10
simulation\modelsim\128martix_min_1200mv_0c_fast. vo, 61191 , 2018-06-10
simulation\modelsim\128martix_min_1200mv_0c_v_fast. sdo, 45686 , 2018-06-10
simulation\modelsim\128martix_modelsim. xrf, 6968 , 2018-06-10
simulation\modelsim\128martix_run_msim_gate_verilog. do, 614 , 2018-06-10
simulation\modelsim\128martix_run_msim_gate_verilog.do. bak, 614 , 2018-06-10
simulation\modelsim\128martix_run_msim_rtl_verilog. do, 1054 , 2018-06-10
simulation\modelsim\128martix_run_msim_rtl_verilog.do. bak, 604 , 2018-06-06
simulation\modelsim\128martix_run_msim_rtl_verilog.do. bak1, 604 , 2018-06-06
simulation\modelsim\128martix_run_msim_rtl_verilog.do. bak10, 602 , 2018-06-07
simulation\modelsim\128martix_run_msim_rtl_verilog.do. bak11, 1054 , 2018-06-10
simulation\modelsim\128martix_run_msim_rtl_verilog.do. bak2, 602 , 2018-06-06
simulation\modelsim\128martix_run_msim_rtl_verilog.do. bak3, 602 , 2018-06-06
simulation\modelsim\128martix_run_msim_rtl_verilog.do. bak4, 602 , 2018-06-06
simulation\modelsim\128martix_run_msim_rtl_verilog.do. bak5, 602 , 2018-06-07
simulation\modelsim\128martix_run_msim_rtl_verilog.do. bak6, 602 , 2018-06-07
simulation\modelsim\128martix_run_msim_rtl_verilog.do. bak7, 602 , 2018-06-07
simulation\modelsim\128martix_run_msim_rtl_verilog.do. bak8, 602 , 2018-06-07
simulation\modelsim\128martix_run_msim_rtl_verilog.do. bak9, 602 , 2018-06-07
simulation\modelsim\128martix_v. sdo, 46434 , 2018-06-10
simulation\modelsim\fsm. vt, 1791 , 2018-06-09
simulation\modelsim\gate_work, 0 , 2018-06-10
simulation\modelsim\gate_work\mul_addtb, 0 , 2018-06-10
simulation\modelsim\gate_work\mul_addtb\verilog. prw, 1043 , 2018-06-10
simulation\modelsim\gate_work\mul_addtb\verilog. psm, 12568 , 2018-06-10
simulation\modelsim\gate_work\mul_addtb\_primary. dat, 1309 , 2018-06-10
simulation\modelsim\gate_work\mul_addtb\_primary. dbs, 1194 , 2018-06-10
simulation\modelsim\gate_work\mul_addtb\_primary. vhd, 473 , 2018-06-10
simulation\modelsim\gate_work\top, 0 , 2018-06-10
simulation\modelsim\gate_work\top\verilog. prw, 3448 , 2018-06-10
simulation\modelsim\gate_work\top\verilog. psm, 152112 , 2018-06-10
simulation\modelsim\gate_work\top\_primary. dat, 30006 , 2018-06-10
simulation\modelsim\gate_work\top\_primary. dbs, 30351 , 2018-06-10
simulation\modelsim\gate_work\top\_primary. vhd, 254 , 2018-06-10
simulation\modelsim\gate_work\_info, 1125 , 2018-06-10
simulation\modelsim\gate_work\_temp, 0 , 2018-06-10
simulation\modelsim\gate_work\_vmake, 26 , 2018-06-10
simulation\modelsim\modelsim. ini, 11131 , 2018-06-10
simulation\modelsim\msim_transcript, 3498 , 2018-06-10
simulation\modelsim\mul_add. vt, 1876 , 2018-06-09
simulation\modelsim\mul_add.vt. bak, 1826 , 2018-06-09
simulation\modelsim\rtl_work, 0 , 2018-06-10
simulation\modelsim\rtl_work\fsm, 0 , 2018-06-10
simulation\modelsim\rtl_work\fsm\verilog. prw, 1109 , 2018-06-10
simulation\modelsim\rtl_work\fsm\verilog. psm, 48664 , 2018-06-10
simulation\modelsim\rtl_work\fsm\_primary. dat, 3111 , 2018-06-10
simulation\modelsim\rtl_work\fsm\_primary. dbs, 4402 , 2018-06-10
simulation\modelsim\rtl_work\fsm\_primary. vhd, 1474 , 2018-06-10
simulation\modelsim\rtl_work\memory1, 0 , 2018-06-10
simulation\modelsim\rtl_work\memory1\verilog. prw, 197 , 2018-06-10
simulation\modelsim\rtl_work\memory1\verilog. psm, 7480 , 2018-06-10
simulation\modelsim\rtl_work\memory1\_primary. dat, 426 , 2018-06-10
simulation\modelsim\rtl_work\memory1\_primary. dbs, 431 , 2018-06-10
simulation\modelsim\rtl_work\memory1\_primary. vhd, 558 , 2018-06-10
simulation\modelsim\rtl_work\memory2, 0 , 2018-06-10
simulation\modelsim\rtl_work\memory2\verilog. prw, 197 , 2018-06-10
simulation\modelsim\rtl_work\memory2\verilog. psm, 7480 , 2018-06-10
simulation\modelsim\rtl_work\memory2\_primary. dat, 426 , 2018-06-10
simulation\modelsim\rtl_work\memory2\_primary. dbs, 431 , 2018-06-10
simulation\modelsim\rtl_work\memory2\_primary. vhd, 558 , 2018-06-10
simulation\modelsim\rtl_work\memory3, 0 , 2018-06-10
simulation\modelsim\rtl_work\memory3\verilog. prw, 213 , 2018-06-10
simulation\modelsim\rtl_work\memory3\verilog. psm, 8296 , 2018-06-10
simulation\modelsim\rtl_work\memory3\_primary. dat, 430 , 2018-06-10
simulation\modelsim\rtl_work\memory3\_primary. dbs, 433 , 2018-06-10
simulation\modelsim\rtl_work\memory3\_primary. vhd, 558 , 2018-06-10
simulation\modelsim\rtl_work\mul_add, 0 , 2018-06-10
simulation\modelsim\rtl_work\mul_add\verilog. prw, 349 , 2018-06-10
simulation\modelsim\rtl_work\mul_add\verilog. psm, 7608 , 2018-06-10
simulation\modelsim\rtl_work\mul_add\_primary. dat, 599 , 2018-06-10
simulation\modelsim\rtl_work\mul_add\_primary. dbs, 877 , 2018-06-10
simulation\modelsim\rtl_work\mul_add\_primary. vhd, 451 , 2018-06-10
simulation\modelsim\rtl_work\mul_addtb, 0 , 2018-06-10
simulation\modelsim\rtl_work\mul_addtb\verilog. prw, 1043 , 2018-06-10
simulation\modelsim\rtl_work\mul_addtb\verilog. psm, 12568 , 2018-06-10
simulation\modelsim\rtl_work\mul_addtb\_primary. dat, 1309 , 2018-06-10
simulation\modelsim\rtl_work\mul_addtb\_primary. dbs, 1194 , 2018-06-10
simulation\modelsim\rtl_work\mul_addtb\_primary. vhd, 473 , 2018-06-10
simulation\modelsim\rtl_work\top, 0 , 2018-06-10
simulation\modelsim\rtl_work\top\verilog. prw, 71 , 2018-06-10
simulation\modelsim\rtl_work\top\verilog. psm, 7616 , 2018-06-10
simulation\modelsim\rtl_work\top\_primary. dat, 1032 , 2018-06-10
simulation\modelsim\rtl_work\top\_primary. dbs, 1509 , 2018-06-10
simulation\modelsim\rtl_work\top\_primary. vhd, 254 , 2018-06-10
simulation\modelsim\rtl_work\_info, 3015 , 2018-06-10
simulation\modelsim\rtl_work\_temp, 0 , 2018-06-10
simulation\modelsim\rtl_work\_vmake, 26 , 2018-06-10
simulation\modelsim\top. vt, 2982 , 2018-06-10
simulation\modelsim\top.vt. bak, 2982 , 2018-06-09
simulation\modelsim\vsim. wlf, 73728 , 2018-06-10
fsm. v, 3442 , 2018-06-10
memory1. v, 629 , 2018-06-09
memory2. v, 659 , 2018-06-09

近期澳门威尼斯人官网者

相关文件

评论我要评论

收藏者