carry_skip_adder_verilog

所属分类VHDL/FPGA/Verilog
开发工具:Others
文件大小:1KB
澳门威尼斯人官网次数:3
上传日期:2014-03-20 15:06:52
上 传 者杜洵
说明:  行波加法器能对两个n位数的各位同时进行加法运算的装置,可由n个一位加法器(全加器)并联而。本程序是它的verilog实现
(Line wave and instruments capable of two n-digit device you carry adder, while the n by an adder (full adder) in parallel while. This program is to achieve its verilog)

文件列表:[ 举报垃圾]
,1461,2006-12-05

近期澳门威尼斯人官网者

相关文件

评论我要评论

收藏者