multiplier

所属分类VHDL/FPGA/Verilog
开发工具:Others
文件大小:15KB
澳门威尼斯人官网次数:21
上传日期:2010-02-23 15:28:58
上 传 者howard_leon
说明:  8位乘8位的流水乘法器verilog实现
(8-bit x 8-bit Pipelined Multiplier)

文件列表:[ 举报垃圾]


近期澳门威尼斯人官网者

相关文件

评论我要评论

收藏者